Если вы хотя бы раз слушали доклады FPGA Systems, вы знаете, что это настоящий интенсив с новыми знаниями по FPGA-разработке и не только. Заключительная конференция сообщества в этом году, организованная с YADRO, — не исключение. 30 ноября, в субботу, вас ждет восемь докладов от инженеров из МИЭТ, БЮРО 1440, ЭРЕМЕКС, YADRO. От новостей китайских ПЛИС (BMTI) […]
Метка: RISC
Компания Raspberry Pi представила плату Pico 2 W, которая отличается от Pico 2 поддержкой беспроводных интерфейсов Wi-Fi (2,4 ГГц, 802.11n) и Bluetooth 5.2. Новинка стоимостью всего $7 оснащена микроконтроллером с частотой 150 МГц, который располагает ядрами с архитектурами Arm и RISC-V, а также включает 4 Мбайт флеш-памяти. Совместимость с предыдущими моделями делает новинку универсальным инструментом […]
Компания Ubitium недавно объявила о создании первого универсального процессора на базе архитектуры RISC-V: он объединит функции ЦП, ГП, DSP-процессора и ППВМ. Такая разработка может поменять расклад сил на рынке чипов. В отличие от своих конкурентов у транзисторов нового процессора не будет своей специализации: их можно использовать для всего. У нового процессора не будет «специализированных» ядер, […]
В продолжении своего предыдущего поста https://habr.com/ru/articles/859054/ , хочу рассказать о своем переходе на WCH и RISC-V. Поскольку QingKeV4 существует аж в 5-и версиях, то SDK ко всему этому великолепию содержит рудименты и нестыковки. Возможно, кому-то мой опыт сэкономит время и нервы. Начнем с прерываний
Спецпроцессоры не настолько известны, как универсальные процессоры. Действительно, куда им до популярности той же архитектуры RISC-V! Которая, впрочем, спроектирована в том числе для использования множества специализированных ускорителей. Современный универсальный процессор все чаще выполняет роль «дирижера», основное занятие которого — управление «оркестром» разнообразных спецпроцессоров. В статье собрали список материалов, которые помогут глубже понять принципы работы, проектирования […]
Привет! Это снова я, но уже не про архитектуры — вернее не про классические архитектуры. Для начала пара слов благодарности: предыдущая статья про RISC-V получила отличный отклик: 56 тысяч просмотров, 66 голосов и холивар на 200+ комментариев — читал с интересом. Спасибо! В этой статье вам тоже будет о чём похоливарить 🙂 Тут вот какое […]
Наконец-то появилось время и желание пощупать и опробовать в деле давно купленную отладку от Sipeed на базе RISC-V SoC BL808. Попутно я решил собрать материал по теме и поделиться с читателями своим опытом использования этого SoC в разных сценариях. Помимо обзора отладки и SoC я подробно расскажу, что предоставляет производитель для энтузиастов, состав SDK, как […]
Большинство университетских профессоров в мире — ленивые. Как выдумали в 1970-е годы преподавать дизайн конечных автоматов примером FSM для светофора (Traffic Light Controller FSM), так и тянут эту бодягу и по 21-му веку. При том, что современные дизайнеры чипов не светофоры конструируют, а ускорители тренировки нейросетей. Короче мы на Школе Синтеза Цифровых Схем решили преломить […]
Если вы интересуетесь развитием открытой процессорной архитектуры или уже разрабатываете что-то под нее, присоединяйтесь в среду, 6 ноября, к вечернему митапу российского Альянса RISC-V и YADRO. Вместе с экспертами из Syntacore, ННГУ им. Лобачевского и YADRO обсудим актуальные новости свободной архитектуры: от цикловых оптимизаций и масштабируемой векторизации до перспектив аппаратных средств мониторинга и анализа производительности […]